PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04222111 A

(43) Date of publication of application: 12.08.92

(51) Int. CI

H03H 17/02 H03H 17/06

(21) Application number: 02413390

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 21.12.90

(72) Inventor:

TAKEUCHI SUMITAKA


(54) DIGITAL FILTER

(57) Abstract:

PURPOSE: To obtain the compact and high-speed digital filter to easily change a filter coefficient.

CONSTITUTION: A multiplier 12 multiplies a coefficient signal 2 and the output of a counter 12, which values are increased within a range available for an input signal 1 to be multiplied with this coefficient signal 2, and the multiplied results are successively stored in the addresses, which are decided by the count values as mentioned above, of a storing means 5 selected by a storing means selecting means 6. The input signal 1 is decoded by an address decoder 8, and the product of the above-mentioned input signal and the above-mentioned coefficient signal is read out from the above-mentioned storing means 5.

COPYRIGHT: (C)1992,JPO&Japin



(19) 日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-222111

(43)公開日 平成4年(1992)8月12日

(51) Int,Cl,5 識別記号 FΙ 庁内整理番号 技術表示箇所 H 0 3 H 17/02 K 8731-5 J L 8731-5 J

> 17/06 Z 8731-5 J

審査請求 未請求 請求項の数1(全 5 頁)


(71)出願人 000006013 (21)出願番号 特願平2-413390 三菱電機株式会社 (22)出願日 平成2年(1990)12月21日 東京都千代田区丸の内二丁目2番3号 (72)発明者 竹内 澄高 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社エル・エス・アイ研究所内 (74)代理人 弁理士 早瀬 憲一

(54) 【発明の名称】 デイジタルフイルタ

(57)【要約】

【目的】 フィルタ係数の変更が容易で小面積かつ高速 なデイジタルフィルタを得る。

【構成】 係数信号2と、これと乗算すべき入力信号1 のとりうる範囲で増加するカウンタ12の出力とを乗算 器13で乗算し、記憶手段選択手段6により選択した記 **憶手段5の、上記カウント値により決まるアドレスに順** 次記憶する。アドレスデコーダ8により入力信号1をデ コードして、上記記憶手段5より上記入力信号と上記係 数信号との積を読み出す。



【特許請求の範囲】

【請求項1】 ディジタルフィルタの係数であるディジ タル信号からなる係数信号を受けるとともに、ディジタ ル信号からなる内部アドレス信号を出力し、この内部ア ドレス信号と上記係数信号とを乗算して乗算信号を出力 するデータ生成手段と、このデータ生成手段からの乗算 信号を上記内部アドレス信号に対応したアドレスに記憶 するための複数の記憶手段と、上記データ生成手段から の乗算信号および記憶手段選択信号を受け、上記記憶手 段選択信号によって上記記憶手段のうちの1つを選択 10 し、選択された記憶手段に上記データ生成手段からの乗 算信号を与えるための記憶手段選択手段と、上記データ 生成手段からの内部アドレス信号およびディジタル信号 からなる入力信号を受け、データ生成手段からの乗算信 号を上記選択された記憶手段に記憶させる時に上記内部 アドレス信号を上記記憶手段に与えるとともに、記憶手 段に記憶された乗算信号を読み出す時に上記入力信号を 上記記憶手段に与えるアドレスデコーダとを備えたこと を特徴とするディジタルフィルタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、ディジタルフィルタ に関するものであり、特にフィルタ演算のうちの乗算 を、RAM (Random Access Memory) を用いて行うもの に関するものである。

[0002]

【従来の技術】図2に従来のディジタルフィルタの具体 的構成の一例を示す。図2に示す回路構成は一般にFI R(有限インパルス応答)型ディジタルフィルタとして 知られている。図2において、ディジタルフィルタは、 ディジタル信号からなる入力信号を入力するための入力 端子1と、ディジタルフィルタの係数であるディジタル 信号からなる係数信号を入力するための入力端子2と、 入力端子2から入力される係数信号を保持するための第 1から第4のレジスタ20a, 20b, 20c, 20d と、入力端子1から与えられる入力信号と各レジスタか ら与えられる係数信号との乗算を行うための第1から第 4の乗算器21a, 21b, 21c, 21dと、各乗算 結果を所定期間遅延させてから加算するための遅延回路 22a, 22b, 22cと加算器23a, 23b, 23 cと、加算器の出力であるディジタル信号を出力するた めの出力端子3から構成される。

【0003】ここで、入力信号は、図示されないクロッ ク発生回路から出力されるクロックAに応答して各乗算 器に与えられる。ディジタルフィルタの係数である係数 信号は、各レジスタが入力端子2に縦続接続されている ため、第4のレジスタ20 dに保持される係数から順次 入力される。そしてクロック発生回路から出力される別 のクロックBに応答して各レジスタにロードされる。デ ィジタルフィルタの係数であるディジタル信号を変更す 50 で済む。ここで、スタティックRAMを用いればリフレ

ることにより各乗算器の乗算結果が変わり、加算器の出 力が変化する。これによりディジタルフィルタの特性を 変化させることができる。

【0004】次にディジタル信号の乗算を行う乗算器の 具体的構成の一例を図3に示す。図3(a) はその一例と して(4×3)ピットの乗算過程を示す。高速にディジ タル信号の乗算を行うために、図3(b) に示すような、 論理ゲート212~214と全加算器211で構成され る単位回路が用いられる。図3(c) は従来の(4×3) ビット並列乗算器の一構成例を示すプロック図である。 (m×n) ビットの乗算には、(m×n) 個の単位回路 210が必要である。乗算時間は、(m×n)個の単位 回路を通過する信号の最大伝搬経路で決まる。

【0005】ディジタル信号の乗算を行う別の方法とし てROM (Read Only Memory) による乗算器がある。最 も簡単な例は、すべての乗算結果をROMに書き込んで おく方法である。乗数と被乗数によってROMのアドレ スを指定し、あらかじめ書き込んだ積を読み出す。これ により、乗算時間をROMのアクセスタイムに等しくで 20 きる。

[0006]

【発明が解決しようとする課題】従来の複数個の乗算器 と係数レジスタを有するディジタルフィルタは以上のよ うに構成されており、その構成要素中、回路面積を多く 占めるのが乗算器である。また、乗算速度はディジタル フィルタの動作速度を決定する最も大きな要因である。

【0007】ここで、従来の並列乗算器を用いた場合、 図に示すように全加算器を用いた単位回路で構成されて いるので、桁上げ遅延が発生し、そのため信号の最大伝 搬経路が長くなり、乗算速度が遅くなるという問題点が あった。

【0008】このような問題は、入力されるディジタル 信号のビット数が増大するほど顕著なものとなり、ま た、ディジタルフィルタの係数が前もって設定され、そ の動作中に固定された場合においても並列乗算器の信号 の最大伝搬経路は変わらない。従来よく知られたプース (Booth) のアルゴリズムやキャリーセーブ法など の手段でその高速化が図れるが、回路の構成が複雑にな り、回路面積が増大する。

【0009】また、ROMによる乗算器を用いた場合、 例えば(8×8) ピットの乗算を実行するためには、各 積は16ピットとなり、ROMは16本の入力を持つこ とになり、2の16乗=65536語が必要になる。し たがって、65536×16=1084576ピット (1 Mピット) のメモリが必要になる。これを複数個用 いる場合、その回路面積は膨大となる。ROMの代わり にRAMを用いた場合、各積は16ビットであるが、R AMは8本の入力でよく、2の8乗=256語となり、 256×16=4096ピット(4Kピット)のメモリ 3

ッシュ動作が不要であり、さらに高速化が図れる。しか しRAMの場合は、ディジタルフィルタの係数を変更す る度にRAMの内容を書き換える必要があり、従来のディジタルフィルタに比べて外部回路が大きく、しかも複 雑になる。

【0010】この発明は、上記のような従来のものの問題点を解決するためになされたもので、外部回路が簡単で小さく、かつ小型で高速なディジタルフィルタを提供することを目的とする。

[0011]

【課題を解決するための手段】このような目的を達成するために、本発明においては、データ生成手段により係数信号と内部アドレス信号とを予め乗算しておき、複数の記憶手段のうち記憶手段選択信号により決まる記憶手段の、上記内部アドレス信号に対応するアドレスに上記乗算結果を順次記憶してゆき、入力信号をアドレスデコーダによりデコードし上記複数の記憶手段にアドレス入力して乗算結果を読み出すようにしたものである。

[0012]

【作用】この発明によるディジタルフィルタにおいて 20 は、上述のように構成したことにより、ディジタルフィルタの係数を容易に変更することができ、しかも、外部回路は簡単で小さく、かつディジタルフィルタは小型で高速になる。

[0013]

【実施例】図1は、本発明の一実施例によるディジタルフィルタを示す。これは4個のRAMからなる記憶手段を有し、ディジタル信号からなる記憶手段選択信号に基づいて第1から第4のRAMのうち任意の1個のRAMを選択する記憶手段選択手段と、ディジタルフィルタの30係数であるディジタル信号からなる係数信号に基づいて前記RAMに書き込むためのデータを生成するデータ生成手段とを備えたFIR型ディジタルフィルタの一構成例である。

【0014】このディジタルフィルタは、ディジタル信 号からなる入力信号を入力するための入力端子1と、デ ィジタルフィルタの係数であるディジタル信号からなる 係数信号を入力するための入力端子2と、ディジタル信 号からなる記憶手段選択信号を入力するための入力端子 4と、乗算器の代わりとなる第1から第4のRAMによ って構成される記憶手段5と、記憶手段選択信号に基づ いて複数個のRAMのうち任意の1個を選択する記憶手 段選択手段6と、係数信号に基づいて選択されたRAM に書き込むためのデータを生成するために、係数信号を 保持するレジスタ11, 前記RAMのアドレスに対応し たディジタル信号である内部アドレス信号を出力するカ ウンタ12,前記レジスタからの係数信号とカウンタか らの内部アドレス信号を受けて乗算を行い乗算信号を出 力する乗算器13の3つの回路から構成されるデータ生 成回路7と、ディジタルフィルタとして動作中は入力端 50 4

子1からの入力信号を受けてRAMのアドレスを指定し、RAMのデータを曹換え中はデータ生成回路7のカウンタからのディジタル信号を受けてRAMのアドレスを指定するアドレスデコーダ8と、入力信号と各係数の乗算結果を示す各RAMの出力を所定期間遅延させる遅延回路22a,22b,22cと、この遅延回路22a,22b,22cにより遅延された信号と第2から第4のRAMから読み出された信号を加算するための加算器23a,23b,23cと、加算器の出力であるディジタル信号を出力するための出力端子3から構成される。

【0015】ここで、入力信号は、図示されないクロック発生回路から出力されるクロックAに応答してアドレスデコーダ8に与えられる。係数信号は、クロック発生回路から出力される別のクロックBに応答してレジスタに保持され、カウンタがアドレスの最大値を出力した後、次の係数が入力される。そして、ディジタルフィルタの係数を変更することにより各RAMの出力が変わり、その結果、加算器の出力が変化する。これによりディジタルフィルタの特性を変化させることができる。

【0016】次に図1に示す本発明の具体的構成例と動 作を簡単に説明する。ここでは、説明を簡単にするため に入力信号を8ピットのディジタル信号、係数信号を8 ビットのディジタル信号とする。ここで、乗算器13は 従来の(8×8)ピット並列乗算器であり、カウンタ1 2は00000000 (=0) から11111111 (=255)までのディジタル信号からなる内部アドレ ス信号を出力する8ビットカウンタであり、アドレスデ コーダ8はディジタルフィルタの動作中に入力信号であ る8ピットのディジタル信号を受けて、RAM5の0か ら255までのアドレスを指定し、RAM5のデータを 書換え中はカウンタ12から出力される8ピットのディ ジタル信号を受けて、0から255までのアドレスを指 定する、切り換え機能付きアドレスデコーダである。ま た、第1から第4のメモリはスタティックRAMであ り、アドレスデコーダ8の出力を受けて256本の入力 を持ち、各種は16ピットから成る。したがって、1個 のRAMの容量は256×16=4096ピットとな る。これは従来の(8×8)ビットの並列乗算器に比べ ても小さい回路面積で実現できる。さらに、メモリ選択 回路5はスイッチ回路で構成され、選択信号であるディ ジタル信号により第1から第4のスタティックRAMの うち任意の1個を選択し、乗算器13からの16ビット の出力を選択されたスタティックRAMに与える。

【0017】次に動作について説明する。まず最初に、 入力端子4から入力される記憶手段選択信号により、任意の1個のRAM5を選択する。つまり、データ生成手段7からの乗算信号を選択されたRAMに与えるようにする。次に図示されないクロック発生回路から出力されるクロックBに応答して入力端子2から係数信号である

8 ピットのディジタル信号C0 を入力し、レジスタ11 に保持される一方、8ピットカウンタを動作させる。カ ウンタ12の出力である内部アドレス信号は、(8× 8) ビットの並列乗算器13の一方の入力と同時にアド レスデコーダ8の一方の入力として与えられる。したが って、選択されたRAMはアドレス0に0×C0、アド レス1に1×C0、アドレス2に2×C0、…、アドレ ス255に255×C0 の乗算結果が書き込まれる。

【0018】同様にして、クロック発生回路から出力さ れるクロックBに応答して次の係数信号であるディジタ 10 ル信号C1 からC3 がレジスタ11に順次保持され、デ ィジタル信号C1 からC3 とカウンタ12からの内部ア ドレス信号の乗算結果がそれぞれ異なるスタティックR AMに内部アドレス信号を受けたアドレスデコーダから のアドレスに従って入力される。こうして、係数信号の みを入力することにより、スタティックRAM5のデー 夕を書き換えることができるため、外部回路は簡単で小 さくなる。

【0019】次に図示されないクロック発生回路から出 カされるクロックAに応答して入力端子から入力信号で 20 ある8ピットのディジタル信号を入力する。RAMのデ ータの書換え終了後、アドレスデコーダ8の入力は切り 換えられ、入力信号であるディジタル信号を受けて、0 から255までのアドレスを指定する。例えば、入力信 号が00000011ならばアドレスデコーダ8はアド レス3を指定する。これにより、第1から第4のRAM の出力は3×C0、3×C1、3×C2、3×C3 とな り、入力信号と係数の乗算結果が得られる。

【0020】ディジタルフィルタの基本的動作は従来例 と同じであり、乗算結果であるディジタル信号は、クロ 30 ック発生回路から出力されるクロックAに応答して所定 期間遅延する遅延回路22a~22cと加算器23a~ 23 c に与えられる。そして、出力端子3からディジタ ルフィルタの出力であるディジタル信号が出力される。 ここで、係数信号を変更することにより乗算結果である ところのRAMの出力が変わり、その結果、加算器の出 力が変化する。これによりディジタルフィルタの特性を 変化させることができる。

[0021]

【発明の効果】以上のように、この発明によれば、デー 40 23b 加算器 夕生成手段により係数信号と内部アドレス信号とを予め 乗算しておき、複数の記憶手段のうち記憶手段選択信号

により決まる記憶手段の、上記内部アドレス信号に対応 するアドレスに上記乗算結果を順次記憶してゆき、入力 信号をアドレスデコーダによりデコードし上記複数の記 憶手段にアドレス入力して乗算結果を読み出すようにし たので、ディジタルフィルタの係数を容易に変更するこ とができ、しかも、外部回路は簡単で小さく、さらに、 スタテックRAMを用いることにより、小型で高速なデ ィジタルフィルタを得ることができる。

【図面の簡単な説明】

【図1】本発明の一実施例によるディジタルフィルタを 示すプロック図である。

【図2】従来のディジタルフィルタの具体的構成例を示 すプロック図である。

【図3】ディジタル信号の乗算を行う乗算器の具体的構 成の一例を示す図であり、図3(a) は(4×3) ピット のディジタル乗算の過程を示す図、図3(b) は単位回路 の具体的構成の一例を示す図、図3(c) は従来の(4× 3) ピット並列乗算器の一構成例を示すプロック図であ る。

【符号の説明】

- 1 ディジタル信号を入力するための入力端子
- ディジタルフィルタの係数であるディジタル信 号を入力するための入力端子
- 出力端子
- 4 選択信号であるディジタル信号を入力するため の入力端子
- 5 第1ないし第4のRAM
- メモリ選択回路
- データ生成回路
- アドレスデコーダ
 - ディジタルフィルタの係数であるディジタル信 1 1 号を保持するレジスタ
 - 1 2 RAMのアドレスに対応したディジタル信号を 出力するカウンタ
 - 13 乗算器
 - 22a 遅延回路
- 22b 遅延回路
- 22c 遅延回路
- 23a 加算器
- 23c 加算器

